Penyelesaian Masalah Gate Logic Asas

Quantum Computers Explained – Limits of Human Technology (Jun 2019).

$config[ads_text] not found
Anonim

Penyelesaian Masalah Gate Logic Asas

Litar Digital


soalan 1

Amalan pengiraan: mengira dari sifar hingga tiga puluh satu dalam perduaan, oktaf, dan heksadesimal:

Mendedahkan jawapan Sembunyikan jawapan

Tiada jawapan yang diberikan di sini - bandingkan dengan rakan sekelas anda!

Nota:

Untuk membiasakan pelajar dengan sistem pengiraan "pelik" ini, saya ingin memulakan setiap arahan digital litar dengan mengira amalan. Pelajar perlu fasih dalam sistem penghitungan ini pada masa mereka selesai mempelajari litar digital!

Satu cadangan yang saya berikan kepada pelajar untuk membantu mereka melihat corak dalam urutan kiraan adalah "pad" nombor-nombor dengan nol utama supaya semua nombor mempunyai bilangan huruf yang sama. Sebagai contoh, bukannya menulis "10" untuk nombor dua perduaan, tulis "00010". Dengan cara ini, corak watak berbasikal (terutamanya binari, di mana setiap bit yang bernilai tinggi berturut-turut mempunyai separuh frekuensi yang sebelum itu) menjadi lebih jelas untuk dilihat.

Soalan 2

Prediksi bagaimana operasi litar pintu logik ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Output ATAU pintu U2 gagal:
Output pintu masuk inverter U 3 gagal rendah:
Output AND gate U 1 gagal tinggi:

Untuk setiap syarat ini, terangkan mengapa kesan yang dihasilkan akan berlaku.

Mendedahkan jawapan Sembunyikan jawapan

Output ATAU pintu U 2 gagal rendah: Gate U 4 output terperangkap dalam keadaan rendah.
Output pintu masuk inverter U 3 gagal rendah: Gate U 4 output terperangkap dalam keadaan rendah.
Output AND gate U 1 gagal tinggi: Gate U 4 output hanya sama dengan (D), tidak ada input lain yang mempunyai pengaruh pada output U 4 .

Nota:

Tujuan soalan ini adalah untuk mendekati domain pemecahan litar dari perspektif mengetahui apa yang salah, bukan hanya mengetahui apa gejala. Walaupun ini tidak semestinya perspektif yang realistik, ia membantu pelajar membina pengetahuan asas yang diperlukan untuk mendiagnosis litar yang salah dari data empirikal. Soalan-soalan seperti ini harus diikuti (akhirnya) dengan soalan lain yang meminta pelajar mengenal pasti kemungkinan kesalahan berdasarkan pengukuran.

Soalan 3

Prediksi bagaimana operasi litar pintu logik ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Output AND gate U2 gagal:
Output AND gate U2 gagal tinggi:
Output pintu masuk inverter U 1 gagal rendah:

Untuk setiap syarat ini, terangkan mengapa kesan yang dihasilkan akan berlaku.

Mendedahkan jawapan Sembunyikan jawapan

Output AND gate U 2 gagal rendah: Gate U 3 output terperangkap dalam keadaan tinggi.
Output AND gate U2 gagal tinggi: Output Gate U 3 hanya bersamaan dengan (C), tiada input lain yang mempunyai kesan ke atas output U3.
Output inverter gate U 1 gagal rendah: Gate U 3 output terperangkap dalam keadaan tinggi.

Nota:

Tujuan soalan ini adalah untuk mendekati domain pemecahan litar dari perspektif mengetahui apa yang salah, bukan hanya mengetahui apa gejala. Walaupun ini tidak semestinya perspektif yang realistik, ia membantu pelajar membina pengetahuan asas yang diperlukan untuk mendiagnosis litar yang salah dari data empirikal. Soalan-soalan seperti ini harus diikuti (akhirnya) dengan soalan lain yang meminta pelajar mengenal pasti kemungkinan kesalahan berdasarkan pengukuran.

Soalan 4

Prediksi bagaimana operasi litar pintu logik ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Output NAND gate U2 gagal:
Output gate buffer U 3 gagal rendah:
Output NOR gate U 1 gagal tinggi:

Untuk setiap syarat ini, terangkan mengapa kesan yang dihasilkan akan berlaku.

Mendedahkan jawapan Sembunyikan jawapan

Output NAND gate U 2 gagal rendah: Gate U 4 output terperangkap dalam keadaan rendah.
Output gate buffer U 3 gagal rendah: Gate U 4 output terperangkap dalam keadaan rendah.
Output NOR gate U 1 gagal tinggi: Gate U 4 output hanya bersamaan dengan (C) D, tiada input lain mempunyai sebarang kesan pada output U4.

Nota:

Tujuan soalan ini adalah untuk mendekati domain pemecahan litar dari perspektif mengetahui apa yang salah, bukan hanya mengetahui apa gejala. Walaupun ini tidak semestinya perspektif yang realistik, ia membantu pelajar membina pengetahuan asas yang diperlukan untuk mendiagnosis litar yang salah dari data empirikal. Soalan-soalan seperti ini harus diikuti (akhirnya) dengan soalan lain yang meminta pelajar mengenal pasti kemungkinan kesalahan berdasarkan pengukuran.

Soalan 5

Litar ini sepatutnya memberi tenaga lampu apabila voltan input (V in ) jatuh antara dua voltan rujukan yang ditetapkan oleh R pot1 dan R pot2 . Huraikan bagaimana pengendalian litar ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Output Comparator U 1 gagal rendah:
Output Comparator U 1 gagal tinggi:
Output Comparator U 2 gagal rendah:
Output Comparator U 2 gagal tinggi:
Wayar menyambung V DD ke R pot1 gagal dibuka:

Untuk setiap syarat ini, terangkan mengapa kesan yang dihasilkan akan berlaku.

Mendedahkan jawapan Sembunyikan jawapan

Output Comparator U 1 gagal rendah: Lampu tenaga apabila V dalam > V ref (rendah), walaupun V dalam > V ref (tinggi) .
Output Comparator U 1 gagal tinggi: Lampu hanya bertenaga apabila V dalam <V ref (rendah) .
Output Comparator U2 gagal rendah: Lampu hanya bertenaga apabila V dalam > V ref (tinggi) .
Output Comparator U 2 gagal tinggi: Lampu tenaga apabila V pada <V ref (tinggi), walaupun V pada <V ref (rendah) .
Wayar menyambung V DD ke R pot1 gagal dibuka: Lampu enggan memberi tenaga.

Nota:

Tujuan soalan ini adalah untuk mendekati domain pemecahan litar dari perspektif mengetahui apa yang salah, bukan hanya mengetahui apa gejala. Walaupun ini tidak semestinya perspektif yang realistik, ia membantu pelajar membina pengetahuan asas yang diperlukan untuk mendiagnosis litar yang salah dari data empirikal. Soalan-soalan seperti ini harus diikuti (akhirnya) dengan soalan lain yang meminta pelajar mengenal pasti kemungkinan kesalahan berdasarkan pengukuran.

Soalan 6

Litar ini sepatutnya memberi tenaga lampu hijau apabila voltan masukan (V in ) jatuh antara dua voltan rujukan yang ditetapkan oleh R pot1 dan R pot2, dan memberi tenaga lampu merah apabila voltan masukan melebihi kedua-dua voltan rujukan. Walau bagaimanapun, ada yang salah dengan litar ini: lampu hijau beroperasi seperti yang sepatutnya, tetapi lampu merah tidak pernah berubah walaupun ia sepatutnya.

Seorang juruteknik memutuskan untuk menggantikan lampu merah, memikirkan ia dibakar. Ini, malangnya, tidak membetulkan masalah ini. Kenal pasti dua kesalahan komponen yang mungkin dapat menjelaskan masalah ini, dan huraikan lagi langkah diagnostik yang akan anda lakukan untuk menentukan sifat tepat kesalahan.

Mendedahkan jawapan Sembunyikan jawapan

U 3 dan Q 1 adalah komponen yang paling disyaki, memandangkan tingkah laku litar. Saya akan membiarkan anda memikirkan apa yang perlu diukur seterusnya!

Nota:

Bincangkan jawapan pelajar anda kepada soalan ini dan strategi penyelesaian masalah mereka. Bahagian akhir soalan, di mana pelajar diminta menjelaskan apa yang akan mereka lakukan seterusnya, adalah bahagian yang paling penting!

Soalan 7

Juruteknik memutuskan untuk memeriksa suspek tiga input DAN pintu menggunakan pulsar logik. Dia menyentuh pulsar logik untuk setiap input pintu gerbang AND, sambil mencari isyarat pulsing pada output dengan penyelidikan logik.

Tidak kira titik ujian input (TP1, TP2, atau TP3) dia pulses, walaupun, titik ujian output (TP4) sentiasa dibaca rendah. Adakah ini membuktikan AND gate akan rosak "# 7"> Mendedahkan jawapan Sembunyikan jawapan

Gerbang AND mungkin buruk, atau mungkin baik. Ujian seperti yang diterangkan adalah tidak meyakinkan.

Soalan susulan: apa yang perlu diperiksa untuk membuat prosedur ujian yang dinyatakan?

Nota:

Ini adalah soalan yang sangat praktikal, kerana ia memerlukan pelajar untuk mempertimbangkan dengan teliti apa yang diperlukan oleh tiga input DAN pintu di bawah keadaan normal, dan bagaimana untuk membuat ujian yang memang sah.

Soalan 8

Kenal pasti setiap nama logik ini dengan nama, dan lengkapkan jadual kebenaran masing-masing:

Mendedahkan jawapan Sembunyikan jawapan

Nota:

Untuk membiasakan pelajar dengan jenis pintu masuk standard logik, saya suka memberi mereka amalan dengan jadual pengenalan dan kebenaran setiap hari. Pelajar perlu mengenali jenis pintu masuk logik ini sekilas, atau mereka akan menghadapi kesukaran menganalisis litar yang menggunakannya.

Soalan 9

Kenal pasti sekurang-kurangnya dua kesalahan dalam litar pintas logik mudah ini yang boleh menyebabkan keluarannya gagal dalam keadaan logik "rendah":

Pastikan anda menjelaskan mengapa kerosakan yang dicadangkan akan menyebabkan keluaran menjadi rendah.

Mendedahkan jawapan Sembunyikan jawapan

Transistor Q 1 gagal dipendekkan (pemungut untuk pemancar)
Transistor Q 2 gagal dipendekkan (pemungut untuk pemancar)
Baris input A dikosongkan ke tanah
Barisan input B dipintas ke tanah
Penarik R pullup gagal dibuka

Soalan susulan: walaupun semua kesalahan ini akan menyebabkan output turun, tidak semuanya akan menyebabkan output menurun dengan cara yang sama. Terangkan perkara ini.

Nota:

Bincangkan jawapan pelajar anda dengan semua orang di kelas, dan alasan mereka di belakangnya.

Soalan 10

Jelaskan mengapa meletakkan komponen sensitif statik (seperti litar bersepadu CMOS) ke dalam blok busa konduktif melindungi mereka daripada kerosakan daripada ESD, dan mengapa perlindungan ini wujud walaupun keseluruhan blok busa (dengan cip) dibawa ke potensi tinggi menghormati bumi.

Mendedahkan jawapan Sembunyikan jawapan

Buih konduktif membuat pin menjadi elektrik yang sama antara satu sama lain, jadi tidak ada perbezaan voltan yang signifikan antara dua pin komponen.

Nota:

Anda mungkin menggariskan prinsip ini dengan menyatakan kepada pelajar anda bahawa anda boleh pergi ke sekeping busa konduktif dengan banyak cip CMOS yang dimasukkan ke dalamnya, dan sentuh dengan jari yang dikenakan statik anda, tanpa kerosakan. Walaupun anda menarik percikan di antara jari dan buih (atau mana-mana pin cip tersekat ke dalam buih), cip akan dilindungi kerana tidak mengalami voltan di antara pin mereka.

Soalan 11

Untuk pintu TTL yang betul (bukan CMOS berkelajuan tinggi), apakah keadaan logik lalai bagi baris input yang terlepas terapung (tidak disambungkan ke V CC atau Ground) "# 11"> Mendedahkan jawapan Sembunyikan jawapan

Input TTL terapung secara amnya menganggap keadaan "tinggi" kerana dioda stereng / rangkaian perintang di peringkat input setiap litar pintu.

Nota:

Jawapan yang diberikan tidak memberikan terperinci yang cukup untuk menjelaskan mengapa input TTL cenderung terapung tinggi, jadi saya cadangkan anda memaparkan skema gerbang TTL dalaman untuk pelajar anda menganalisa dan mengulas di dalam kelas.

Soalan 12

Apakah keadaan logik apakah input gerbang CMOS terapung secara semula jadi? Bagaimanakah ini berbanding dengan TTL tradisional?

Mendedahkan jawapan Sembunyikan jawapan

Gerbang CMOS terapung tidak menganggap sebarang keadaan logik pasti! Keadaan logik input gerbang CMOS terapung adalah tak tentu.

Persoalan susulan: apakah keadaan input asap terapung untuk pintu logik CMOS berkelajuan tinggi (74HCxx), yang direka untuk menjadi peningkatan / penggantian untuk pintu TTL tradisional?

Nota:

Tanyakan kepada pelajar anda untuk menerangkan jawapan mereka berdasarkan analisis dalaman pintu CMOS, berbanding dalaman pintu TTL. Memorization tidak cukup baik - pelajar mesti memahami mengapa keluarga logik yang berbeza berkelakuan seperti yang mereka lakukan.

Soalan 13

Sebagai pengajar elektronik, saya berpeluang melihat banyak kesilapan kreatif yang dibuat oleh pelajar kerana mereka belajar untuk membina litar. Salah satu kesilapan yang biasa dibuat dalam pembinaan litar CMOS menunjukkan dirinya dalam tingkah laku tidak menentu: litar boleh berfungsi dengan betul untuk suatu masa, tetapi tiba-tiba dan secara rawak ia berhenti. Kemudian, hanya dengan melambai tangan anda di sebelah litar, ia mula bekerja lagi!

Masalah ini terutamanya lazim pada hari-hari di mana kelembapan atmosfera rendah, dan caj elektrik statik mudah dikumpul pada objek dan orang. Jelaskan apa jenis kesilapan pendawaian CMOS akan menyebabkan pintu masuk logik berkuasa untuk berkelakuan tidak menentu kerana medan elektrik statik berhampiran, dan penyelesaian yang betul adalah masalah ini.

Mendedahkan jawapan Sembunyikan jawapan

Masalah klasik ini disebabkan oleh kekurangan pull up atau resistor pulldown pada input pintu CMOS.

Nota:

Pelajar fikir saya seorang penyihir dengan dapat menyelesaikan masalah litar CMOS mereka dengan melambai tangan saya di sebelah mereka. Tidak, saya hanya bijak dengan cara kesilapan pelajar biasa!

Soalan 14

Terangkan mengapa julat voltan bekalan kuasa yang dibenarkan untuk pintar logik TTL (bukan CMOS berkelajuan tinggi) benar sangat sempit. Apakah jenis bekalan voltan biasa untuk pintu TTL yang benar, dan mengapa tidakkah jenis pintu logik ini beroperasi dari pelbagai voltan seperti CMOS gates?

Mendedahkan jawapan Sembunyikan jawapan

Oleh kerana keperluan biasing transistor bipolar konstituennya, litar TTL memerlukan voltan bekalan kuasa yang lebih dekat daripada CMOS. Saya akan membiarkan anda menyelidik apa yang biasa ini!

Nota:

Ramai litar logik 74xx dan 74LSxx yang lama dianggap usang tetapi masih boleh didapati dalam banyak peralatan operasi! Ia bukan sesuatu yang luar biasa untuk membuat kesilapan pelajar meneliti lembaran data keluarga logik yang lebih baru seperti 74HCxx yang mempunyai keperluan bekalan kuasa yang berbeza daripada TTL tradisional. Bersedia untuk menghuraikan perbezaan diantara keluarga IC ini jika dan apabila pelajar anda menghadapi kekeliruan ini!

Soalan 15

Projek logik adalah alat yang berguna untuk menyelesaikan masalah litar pintar logik digital, tetapi mereka pasti mempunyai batasan. Sebagai contoh, dalam litar mudah ini, siasatan logik akan memberikan pembacaan yang betul "tinggi" dan "rendah" pada titik ujian 1 (TP1), tetapi ia akan sentiasa membaca "rendah" (walaupun LED dihidupkan) di titik ujian 2 (TP2):

Sekarang, jelas output pintu adalah "tinggi" apabila LED dihidupkan, jika tidak ia tidak akan menerima voltan yang mencukupi untuk menerangi. Mengapa kemudian siasatan logik gagal menunjukkan keadaan logik yang tinggi di TP2 "# 15"> Mendedahkan jawapan Sembunyikan jawapan

Saya tidak akan memberikan jawapan di sini, tetapi ia mempunyai kaitan dengan voltan tahap logik CMOS yang betul.

Persoalan lanjutan: litar LED ini agak mudah, dan senario itu hampir bodoh, kerana kehadiran LED membuat pemeriksaan keadaan logik di TP1 dan TP2 berlebihan! Bolehkah anda memikirkan apa-apa litar atau situasi yang lain di mana bacaan palsu yang sama mungkin dipaparkan oleh penyelidikan logik - di mana keadaan logik belum dijelaskan secara jelas oleh kehadiran LED?

Nota:

Sangat mudah bagi pelajar untuk mengabaikan batasan penyelidikan logik, dan melupakan apa yang sebenarnya mendorongnya untuk mengatakan "tinggi" atau "rendah" apabila mengukur tahap logik. Inilah sebabnya mengapa dalam litar berkelajuan rendah saya lebih suka menggunakan voltmeter digital yang baik daripada penyelidikan logik untuk membezakan keadaan logik. Dengan voltmeter, anda dapat melihat dengan tepat tahap voltannya, dan menentukan sama ada keadaan logiknya adalah marginal atau tidak.

Soalan 16

Alat uji yang berguna untuk penyelesaian masalah litar pintas digital adalah pulsar logik . Terangkan apa yang ada dan berikan contoh bagaimana ia digunakan.

Mendedahkan jawapan Sembunyikan jawapan

Memandangkan kebanyakan buku teks elektronik digital membincangkan pulsar logik bersama-sama dengan pemeriksaan logik, saya akan membiarkan anda melakukan penyelidikan di sini dan berkongsi dengan rakan sekelas dan pengajar anda apa yang anda dapati!

Nota:

Pelajar mungkin tertanya-tanya bagaimana pulsar logik mampu mengatasi keadaan output mana-mana pintu yang disambungkan ke. Jawapannya ada kaitan dengan masa yang singkat bahawa pulser beroperasi, dan juga impedans rendah pulser (berbanding dengan impedans yang agak tinggi daripada output pintu yang ditindas).

Soalan 17

Juruteknik menggunakan pulsar logik untuk memaksa keadaan logik dawai yang menghubungkan dua pintu bersama:

Pintu, atau pintu yang manakah yang kami uji dengan meletakkan pulser dalam kedudukan ini "# 17"> Menerangkan jawapan Sembunyikan jawapan

Di lokasi ini, pulser dibentuk untuk menguji pintu U1. Kita perlu menggunakan penyelidikan logik dengan keupayaan petunjuk "nadi" pada output U1 untuk menyelesaikan ujian.

Pulser memerlukan sambungan tanah supaya ia dapat memacu arus ke dalam atau di luar litar di bawah ujian. Tanpa sambungan tanah, tidak akan ada laluan lengkap untuk arus, dan pulser tidak akan dapat "mengatasi" keadaan output pintu NOR.

Persoalan susulan: Apakah keadaan logik apakah masukan lain dari pintu masuk NAND untuk ujian ini? Terangkan mengapa.

Nota:

Titik yang saya cuba sampaikan dengan soalan ini ialah memaksa output pintu yang tinggi atau rendah dengan pulsar logik memberitahu kita apa-apa mengenai pintu itu. Kami menggunakan pulser untuk mengatasi output pintu untuk menguji fungsi pintu yang menerima isyarat itu. Dalam erti kata lain, kita menggunakan pulser untuk menguji pintu "hiliran" di mana pulser menghubungi litar.

Soalan 18

Dalam litar ini, pembanding disediakan untuk mengesan sama ada suhu di luar atau di dalamnya lebih besar, dan menghidupkan kipas penyejuk apabila keadaan adalah betul. Huraikan bagaimana pengendalian litar ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Output Comparator U 1 gagal rendah:
Gerbang NAND U 2 output gagal:
Gerbang NAND U 2 output gagal tinggi:
Transistor Q 1 gagal dipintas (longkang ke sumber):
Resistor R 2 gagal dibuka:
Thermistor R 3 gagal dibuka:
Resistor R 4 gagal dibuka:
Jambatan pateri (pendek) merentas termistor R 1 :
Mendedahkan jawapan Sembunyikan jawapan

Keluaran Comparator U 1 gagal: Penggemar tidak pernah menghidupkan.
Gerbang NAND U 2 keluaran gagal: Kipas sentiasa ada.
Gerbang NAND U 2 output gagal tinggi: Penggemar tidak pernah menghidupkan.
Transistor Q 1 gagal dipintas (longkang ke sumber): Kipas sentiasa ada.
Resistor R 2 gagal dibuka: Kipas tidak pernah dihidupkan.
Thermistor R 3 gagal dibuka: Kipas tidak pernah dihidupkan.
Resistor R 4 gagal dibuka: Kipas sentiasa ada.
Jambatan pateri (pendek) merentas termistor R 1 : Kipas tidak pernah dihidupkan.

Soalan susulan: apakah sumber Q 1 atau tenggelam "nota tersembunyi" semasa> Nota:

Soalan-soalan seperti ini membantu pelajar mengasah kemahiran menyelesaikan masalah mereka dengan memaksa mereka untuk berfikir melalui akibat dari setiap kemungkinan. Ini adalah langkah penting dalam mengatasi masalah, dan ia memerlukan pemahaman yang kuat tentang fungsi litar.

Soalan 19

Output litar pintas berikut sentiasa rendah, tidak kira apa yang menyatakan suis input masuk. Anggapkan bahawa pintu logik CMOS sedang digunakan di sini:

Kenal pasti mana kemungkinan ini boleh mengandaikan output sentiasa rendah:

Keluaran U 1 terperangkap dalam keadaan tinggi
Output U 1 terjebak dalam keadaan yang rendah
R 1 gagal dibuka
Suis C gagal dibuka
Suis B gagal dibuka
Switch A shorted shorted
Mendedahkan jawapan Sembunyikan jawapan

Hanya dua kemungkinan ini yang boleh menyebabkan output sentiasa rendah:

Output U 1 terjebak dalam keadaan yang rendah
Suis C gagal dibuka

Soalan susulan: tentukan apa yang akan dilakukan oleh setiap kesalahan lain ke litar.

Nota:

Soalan-soalan seperti ini membantu pelajar mengasah kemahiran menyelesaikan masalah mereka dengan memaksa mereka untuk berfikir melalui akibat dari setiap kemungkinan. Ini adalah langkah penting dalam mengatasi masalah, dan ia memerlukan pemahaman yang kuat tentang fungsi litar.

Sekiranya pelajar mencadangkan suis B tidak terbuka boleh menyebabkan keluaran menjadi rendah, mereka sama ada salah faham operasi pintu OR, atau mereka menganggap suis A juga gagal terbuka (atau sesuatu yang berlaku yang menyimpan input A rendah sepanjang masa ). Saya mendapati semacam ini seperti andaian pada pelajar baru untuk menyelesaikan masalah: dengan menganggap pelbagai kesalahan. Walaupun pelbagai kesalahan tidak mustahil, mereka kurang daripada kesalahan tunggal. Oleh itu, juruteknik yang baik mula-mula mencari kesalahan tunggal yang mampu merangkumi semua negeri yang diperhatikan sebelum mencari (kurang mungkin) kombinasi kesalahan. Ini adalah aplikasi praktikal dari Razor Occam.

Soalan 20

Pengeluaran litar pintas berikut sentiasa tinggi, tidak kira apa yang menyatakan suis input masuk. Anggapkan bahawa pintu logik CMOS sedang digunakan di sini:

Kenal pasti mana dari kemungkinan ini boleh menjelaskan output yang sentiasa tinggi:

Keluaran U 1 terperangkap dalam keadaan tinggi
Output U 2 terperangkap dalam keadaan tinggi
R 1 gagal dibuka
R 2 gagal dipintas
R 3 gagal dipintas
Suis A gagal dibuka
Suis B gagal dipendekkan
Suis C gagal dipintas
Mendedahkan jawapan Sembunyikan jawapan

Hanya ketiga-tiga kemungkinan ini boleh menjelaskan output yang sentiasa tinggi:

R 1 gagal dibuka
R 3 gagal dipintas
Suis B gagal dipendekkan

Nota:

Soalan-soalan seperti ini membantu pelajar mengasah kemahiran menyelesaikan masalah mereka dengan memaksa mereka untuk berfikir melalui akibat dari setiap kemungkinan. Ini adalah langkah penting dalam mengatasi masalah, dan ia memerlukan pemahaman yang kuat tentang fungsi litar.

Soalan 21

Litar pintu berikut mempunyai masalah:

Apabila diuji, didapati litar tidak bertindak balas dengan cara yang sama seperti jadual kebenaran (ideal) yang diramalkan. Berikut adalah perbandingan jadual kebenaran dan kebenaran sebenar, seperti yang diramalkan dan diuji:


ABCOutput (ideal)Output (sebenarnya)


00011


00100


01011


01110


10011


10111


11011


11111


Perkara pertama yang dilakukan oleh juruteknik elektronik yang baik, sudah tentu, ditubuhkan sama ada voltmeter atau penyelidikan logik dan mula menguji tahap logik dalam litar untuk melihat apa yang salah. Walau bagaimanapun, tetapan suis input sangat penting sebagai sebahagian daripada diagnosis. Berdasarkan reka bentuk litar, dan keputusan jadual kebenaran ditunjukkan, dalam apa keadaan (terbuka atau tertutup), anda pertama kali akan menetapkan suis masukan, dan kemudian tahap logik apa yang pertama kali akan diuji dengan probe logik atau voltmeter "# 21" > Mendedahkan jawapan Sembunyikan jawapan

Tukar tetapan:

Terbuka (0)
B tutup (1)
C ditutup (1)

Kemudian, ukurkan keadaan logik input yang lebih rendah pada pintu NOR (datang dari suis "B").

Nota:

Tanyakan kepada pelajar anda untuk menjelaskan keadaan logik yang sepatutnya berada di dalam litar itu, dan apakah keadaan logik yang mereka curigai mungkin berada di sana yang boleh menyumbang kepada keluaran yang menyimpang. Juga membincangkan mengapa pilihan tetapan suis ini adalah yang terbaik untuk ujian pertama.

Sekiranya pelajar tidak segera memahami mengapa suis perlu ditetapkan sebagai jawapan yang ditunjukkan, berikan senario berikut. Katakan mereka diminta menyelesaikan masalah litar mentol cahaya yang hanya menggunakan voltmeter. Masalahnya ialah, mentol lampu tidak berlaku apabila suis ditutup. Adakah yang terbaik untuk meneruskan pengukuran voltan dengan suis atau mematikan? Ia harus mudah difahami bahawa mempunyai suis dalam kedudukan mati hanya akan mengganggu diagnosis, dan mengubah suis adalah cara terbaik untuk mengungkap kesalahan itu (supaya seseorang boleh menggunakan voltmeter untuk melihat di mana voltan tidak hadir, tetapi sepatutnya). Begitu juga, adalah bijak untuk menubuhkan litar logik yang menyalahkan sedemikian rupa sehingga output sepatutnya melakukan sesuatu yang tidak. Dengan cara ini, seseorang boleh dengan mudah membandingkan keadaan logik kerana ia adalah lawan yang sepatutnya, dan dari sana menentukan jenis kesalahan yang boleh menyebabkan masalah itu.

Soalan 22

Tujuan litar ini adalah untuk memberi petunjuk apabila aci pengekod putar berada dalam kedudukan tertentu (sepadan dengan penetapan susunan suis 8 posisi):

Mengesan arahan semua arus dalam litar ini, menggunakan notasi aliran elektron, apabila kedudukan pengekodkan sepadan dengan kod pre-set yang dimasukkan pada suis. Kemudian, kenalpasti kegagalan komponen tertentu yang boleh mengakibatkan gegelung solenoid tidak memberi tenaga dalam keadaan ini.

Mendedahkan jawapan Sembunyikan jawapan

Kesalahan komponen yang berpotensi yang mengakibatkan ketidakstabilan solenoid:

MOSFET gagal dibuka (drain-to-source)
Kawat patah antara longkang MOSFET dan gegelung solenoid
Kehilangan kuasa (V CC ) kepada litar pembanding
Kehilangan kuasa untuk pengekod (hanya jika kod suis bukan 0000 0000)

Nota:

Bincangkan pilihan kesalahan dengan pelajar anda, meminta mereka untuk menjelaskan mengapa setiap kesalahan yang dicadangkan akan menyebabkan solenoid tidak bertenaga.

  • ← Lembaran Kerja Sebelumnya

  • Indeks Lembaran Kerja

  • Lembaran kerja seterusnya →