CMOS Logic Gates

Building logic gates from MOSFET transistors (Jun 2019).

$config[ads_text] not found
Anonim

CMOS Logic Gates

Litar Digital


soalan 1

Amalan pengiraan: mengira dari sifar hingga tiga puluh satu dalam perduaan, oktaf, dan heksadesimal:

Mendedahkan jawapan Sembunyikan jawapan

Tiada jawapan yang diberikan di sini - bandingkan dengan rakan sekelas anda!

Nota:

Untuk membiasakan pelajar dengan sistem pengiraan "pelik" ini, saya ingin memulakan setiap arahan digital litar dengan mengira amalan. Pelajar perlu fasih dalam sistem penghitungan ini pada masa mereka selesai mempelajari litar digital!

Satu cadangan yang saya berikan kepada pelajar untuk membantu mereka melihat corak dalam urutan kiraan adalah "pad" nombor-nombor dengan nol utama supaya semua nombor mempunyai bilangan huruf yang sama. Sebagai contoh, bukannya menulis "10" untuk nombor dua perduaan, tulis "00010". Dengan cara ini, corak watak berbasikal (terutamanya binari, di mana setiap bit yang bernilai tinggi berturut-turut mempunyai separuh frekuensi yang sebelum itu) menjadi lebih jelas untuk dilihat.

Soalan 2

Jangan hanya duduk di sana! Bina sesuatu !!

Belajar menganalisis litar digital memerlukan banyak kajian dan amalan. Lazimnya, pelajar mengamalkan dengan bekerja melalui banyak masalah sampel dan menyemak jawapan mereka terhadap yang disediakan oleh buku teks atau pengajar. Walaupun ini bagus, ada cara yang lebih baik.

Anda akan belajar lebih banyak dengan sebenarnya membina dan menganalisis litar sebenar, membiarkan peralatan ujian anda memberikan "jawaban" daripada buku atau orang lain. Untuk latihan pembinaan litar yang berjaya, ikuti langkah berikut:

  1. Lukis gambarajah skematik untuk litar digital untuk dianalisis.
  2. Berhati-hati membina litar ini pada papan roti atau medium mudah lain.
  3. Periksa ketepatan pembinaan litar, mengikuti setiap wayar ke setiap titik sambungan, dan mengesahkan unsur-unsur ini satu demi satu pada rajah.
  4. Menganalisis litar, menentukan semua keadaan logik output untuk syarat input yang diberikan.
  5. Berhati-hati mengukur keadaan logik tersebut, untuk mengesahkan ketepatan analisis anda.
  6. Sekiranya terdapat sebarang kesilapan, semak dengan teliti memeriksa pembinaan litar anda terhadap rajah, kemudian teliti semula menganalisis litar dan mengukur semula.

Sentiasa pastikan tahap voltan bekalan kuasa berada dalam spesifikasi bagi litar logik yang anda gunakan. Jika TTL, bekalan kuasa mestilah menjadi bekalan 5-volt yang dikawal selia, diselaraskan kepada nilai yang mendekati 5.0 volt DC yang mungkin.

Salah satu cara anda boleh menjimatkan masa dan mengurangkan kemungkinan kesilapan adalah dengan memulakan litar yang sangat mudah dan menambahkan secara tambahan komponen untuk meningkatkan kerumitannya selepas setiap analisis, dan bukannya membina litar baru untuk setiap masalah amalan. Satu lagi teknik penjimatan masa adalah untuk menggunakan semula komponen yang sama dalam pelbagai konfigurasi litar yang berbeza. Dengan cara ini, anda tidak perlu mengukur sebarang nilai komponen lebih daripada satu kali.

Mendedahkan jawapan Sembunyikan jawapan

Biarkan elektron itu sendiri memberi anda jawapan kepada "masalah praktik" anda sendiri!

Nota:

Telah menjadi pengalaman saya bahawa pelajar memerlukan banyak latihan dengan analisis litar untuk menjadi mahir. Untuk tujuan ini, para pengajar biasanya memberikan pelajar mereka dengan banyak masalah amalan untuk bekerja, dan memberi jawapan kepada pelajar untuk memeriksa kerja mereka. Walaupun pendekatan ini menjadikan pelajar mahir dalam teori litar, ia gagal mendidik mereka sepenuhnya.

Pelajar tidak hanya memerlukan amalan matematik. Mereka juga memerlukan litar bangunan amalan sebenar dan menggunakan peralatan ujian. Oleh itu, saya cadangkan pendekatan alternatif berikut: pelajar perlu membina "masalah amalan" sendiri dengan komponen sebenar, dan cuba meramalkan pelbagai keadaan logik. Dengan cara ini, teori digital "menjadi hidup, " dan pelajar memperoleh kecekapan praktikal yang tidak mereka dapat semata-mata dengan menyelesaikan persamaan Boolean atau mempermudah peta Karnaugh.

Satu lagi sebab untuk mengikuti kaedah amalan ini adalah untuk mengajar pelajar kaedah saintifik : proses menguji hipotesis (dalam kes ini, ramalan keadaan logik) dengan melakukan eksperimen yang sebenar. Pelajar juga akan membangunkan kemahiran penyelesaian masalah yang sebenar kerana mereka kadang-kadang membuat kesalahan pembinaan litar.

Luangkan sedikit masa bersama kelas anda untuk mengkaji semula beberapa "peraturan" untuk membina litar sebelum mereka mula. Bincangkan isu-isu ini dengan pelajar anda dengan cara Socratic yang sama yang anda biasanya akan membincangkan soalan-soalan lembaran kerja, dan bukan sekadar memberitahu mereka apa yang patut dan tidak patut dilakukan. Saya tidak pernah terkejut melihat betapa lemahnya pelajar memahami arahan apabila dibentangkan dalam format kuliah tipikal (instruktur monolog)!

Saya sangat mengesyorkan litar logik CMOS untuk eksperimen di rumah, di mana pelajar mungkin tidak mempunyai akses kepada bekalan kuasa terkawal 5 volt. Litar CMOS moden jauh lebih lasak berkaitan dengan pelepasan statik daripada litar CMOS yang pertama, jadi kebimbangan para pelajar yang merosakkan peranti ini dengan tidak mempunyai makmal "betul" yang ditubuhkan di rumah sebahagian besarnya tidak berasas.

Nota kepada pengajar yang mungkin mengadu tentang masa "sia-sia" yang diperlukan untuk membolehkan pelajar membina litar sebenar dan bukan hanya menganalisis litar teori secara matematik:

Apakah maksud pelajar mengambil kursus "panel kerja panel panel lalai" anda?

Soalan 3

Kenal pasti setiap nama logik ini dengan nama, dan lengkapkan jadual kebenaran masing-masing:

Mendedahkan jawapan Sembunyikan jawapan

Nota:

Untuk membiasakan pelajar dengan jenis pintu masuk standard logik, saya suka memberi mereka amalan dengan jadual pengenalan dan kebenaran setiap hari. Pelajar perlu mengenali jenis pintu masuk logik ini sekilas, atau mereka akan menghadapi kesukaran menganalisis litar yang menggunakannya.

Soalan 4

Jenis litar logik digital yang paling mudah adalah penyongsang, juga dikenali sebagai penimbal penyongsangan, atau TIDAK pintu . Berikut adalah gambarajah skematik untuk pintu masuk penyongsang yang dibina daripada MOSFETs pelengkap (CMOS), ditunjukkan disambungkan kepada suis SPDT dan LED:

Tentukan status LED dalam setiap dua kedudukan suis input. Nyatakan tahap logik suis dan LED dalam bentuk jadual kebenaran:

Mendedahkan jawapan Sembunyikan jawapan

Nota:

Mahukah pelajar anda menerangkan operasi litar MOSFET yang mudah ini, menerangkan bagaimana keadaan logik songsang dihasilkan pada terminal output, dari keadaan input yang diberikan. Bincangkan dengan pelajar anda kesederhanaan inverter CMOS, terutamanya berbeza berbanding litar penyongsang TTL.

Soalan 5

Garis logik CMOS praktikal mengandungi lebih daripada sekadar MOSFETs. Berikut adalah gambarajah skematik untuk litar pintas inverter tipikal, dengan perlindungan diod:

Terangkan apa syarat khusus setiap perlindungan diod melindungi.

Mendedahkan jawapan Sembunyikan jawapan

Dua diod melindungi terhadap voltan input melebihi rel bekalan, sementara diod ketiga melindungi terhadap bekalan kuasa yang bersambung.

Nota:

Adalah penting bahawa pelajar menyedari diod "perlindungan" ini tidak membenarkan pereka dan pembina litar mengabaikan amalan reka bentuk yang baik dengan sewenang-wenangnya. Tanya pelajar anda, dalam setiap kes, bagaimana setiap diod perlindungan melaksanakan tugasnya untuk melindungi MOSFET dari kerosakan. Adakah ini bermakna litar pintu akan dapat menahan syarat-syarat yang tidak normal dalam tempoh "panel kerja lalai panel kerja" tanpa had "

Soalan 6

Seorang pelajar membina litar digital berikut pada papan roti tanpa solder (sebuah "papan proto"):

Litar DIP adalah penyongsang hex (ia mengandungi enam "inverter" atau "TIDAK" logik pintu), tetapi hanya satu daripada pintu ini digunakan dalam litar ini. Matlamat pelajar adalah untuk membina litar logik yang memberi tenaga kepada LED apabila suis tukul butang tidak disokong, dan de-energized LED apabila suis ditekan: supaya LED menunjukkan keadaan terbalik suis itu sendiri. Murid membina litar ini, dan didapati berfungsi dengan sempurna.

Terangkan tujuan perintang pada input penyongsang. Apa yang ada di sana untuk "# 6"> Menerangkan jawapan Sembunyikan jawapan

Perintang pada bahagian input fungsi gerbang sebagai denyutan, untuk memberikan keadaan pepejal "rendah" ke input pintu gerbang apabila hubungan suis terbuka.

Memendekkan semua input pintu yang tidak digunakan ke tanah atau V DD hanyalah langkah berjaga-jaga. Ia menghalang daya yang tidak diperlukan dari bekalan, dan mungkin terlalu panas IC.

Nota:

Bincangkan masalah "terapung" atau "tinggi-Z" dengan pelajar anda, terutamanya dalam konteks CMOS. Apakah sifat litar CMOS yang menjadikan input terapung terutamanya menyusahkan? Tanya pelajar anda untuk membezakannya dengan input TTL terapung.

Soalan 7

Berikut adalah skema dalaman logik CMOS logik. Berdasarkan analisa litar transistor anda, tentukan jenis pintu gerbang (AND, OR, NAND, NOR, XOR, dan sebagainya).

Mendedahkan jawapan Sembunyikan jawapan

Ini adalah pintu masuk NOR.

Soalan susulan: mengenal pasti satu siri "percubaan berfikir" yang boleh anda lakukan pada skema litar ini untuk menentukan identiti pintu. Dalam erti kata lain, dokumen apa yang membayangkan syarat-syarat yang anda akan tunduk kepada pintu ini, dan apa yang dihasilkan keadaan output akan menandakan, dalam menjawab soalan jenis pintu gerbang ini.

Nota:

Litar pintu logik CMOS adalah yang paling mudah bagi semua pintu untuk menganalisis dalaman! Bincangkan dengan pelajar anda mengapa MOSFET kedua-dari-atas-atas menggunakan sambungan substrat bebas (berbanding dengan menjadikan ia sama dengan sumber, seperti biasa).

Soalan 8

Apakah julat voltan bekalan kuasa tipikal untuk siri CD4xxx (atau siri MC4xxx) pintu logik CMOS "# 8"> Menerangkan jawapan Sembunyikan jawapan

3 hingga 18 VDC adalah tipikal, walaupun beberapa litar bersepadu mungkin mempunyai penilaian yang sedikit berbeza.

Nota:

Soalan ini mendapat pelajar dalam kebiasaan merujuk lembaran data untuk mendapatkan maklumat mengenai litar pintu logik. Datasheet adalah banyak maklumat teknikal, dan para pelajar benar-benar harus mahir merujuk mereka untuk mendapatkan maklumat yang mereka perlukan untuk membina dan menyelesaikan masalah litar logik.

Soalan 9

Siasatan logik merupakan alat yang sangat berguna untuk bekerja dengan litar logik digital. Ia menunjukkan keadaan logik "tinggi" dan "rendah" dengan cara LED, memberikan petunjuk visual hanya jika tahap voltan sesuai untuk setiap keadaan.

Berikut adalah gambarajah skematik untuk penyiasatan logik yang dibina menggunakan pencari. Setiap komparator mempunyai potensiometer pelarasan ambang, supaya ia boleh ditetapkan untuk menyatakan keadaan logik masing-masing hanya jika voltan isyarat berada dalam julat yang dinyatakan oleh pengeluar logik:

Apabila litar penyelidikan logik ini disambungkan ke terminal bekalan kuasa V DD dan V SS litar CMOS yang berkuasa, tahap voltan mana yang harus diuji titik TP1 dan TP2 diselaraskan, supaya siasatan dengan betul menunjukkan "tinggi" dan "rendah "Logik CMOS menyatakan" # 9 "> Menerangkan jawapan Sembunyikan jawapan

Saya akan membiarkan anda melakukan penyelidikan sendiri mengenai soalan ini. JANGAN mendapatkan jawapan anda dari buku teks, tetapi berunding dengan lembaran pengeluar! Anda akan mendapati bahawa tahap voltan yang boleh diterima berbeza-beza dengan voltan bekalan kuasa, tetapi peratusannya agak malar.

Soalan susulan: tulis rumus untuk mengira saiz resistor pengehadan semasa yang sesuai untuk kedua-dua LED dalam litar ini, memandangkan nilai + V dan voltan ke hadapan LED dan nilai semasa.

Soalan cabaran: litar probe logik yang ditunjukkan adalah minima dalam komponen komponen. Untuk membuat penyelidikan yang lebih praktikal dan boleh dipercayai, seseorang mungkin akan mempunyai perlindungan polariti terbalik (sekiranya seseorang tidak sengaja menyambung probe ke belakang merentasi bekalan kuasa) dan juga menanggalkan kekebalan terhadap bunyi elektrik. Tambah komponen apa pun yang anda fikir perlu ada dalam litar ini untuk menyediakan ciri-ciri ini.

Nota:

Pelajaran yang paling jelas mengenai soalan ini adalah untuk memperkenalkan (atau mengkaji semula kes itu) tujuan dan operasi penyelidikan logik. Walau bagaimanapun, soalan ini juga merupakan pengenalan veil (atau ulasan) tahap logik CMOS.

Soalan 10

Berikut adalah gambarajah skematik untuk kunci gabungan elektronik mudah, mengawal kuasa pada solenoid kunci pintu:

Suis empat tombol pushbutton (a, b, c, dan d) boleh diakses oleh orang yang ingin memasuki pintu. Suis empat toggle (A, B, C, dan D) terletak di belakang pintu, dan digunakan untuk menetapkan kod yang diperlukan untuk masuk.

Terangkan bagaimana sistem ini sepatutnya berfungsi. Apakah keadaan logik output gerbang masing-masing apabila kod sepadan dimasukkan melalui suis tombol tekan "# 10"> Menerangkan jawapan Sembunyikan jawapan

Masalah yang paling jelas dengan sistem kunci pintu ini adalah bilangan kecil kemungkinan kod. Ia akan menjadi agak mudah (terutamanya untuk seseorang yang mahir menghitung dalam binari!) Untuk hanya mencuba semua kombinasi yang mungkin sehingga mereka mendapat akses.

Inilah yang saya cadangkan sebagai strategi untuk meningkatkan tahap keselamatan yang ditawarkan oleh sistem ini: pasangkan butang suis push kelima sebagai butang "Enter". Jika seseorang memasuki kod empat-bit yang betul dan kemudian menekan butang "Enter", pintu akan dibuka. Walau bagaimanapun, jika seseorang memasuki kod empat bit yang salah dan menolak butang "Enter", pintu tidak akan dibuka dan penggera yang kuat akan berbunyi! Ini menjadikannya "berisiko" untuk memasukkan kod yang salah, sekali gus meningkatkan keselamatan sistem.

Soalan susulan: mengubah suai litar yang ditunjukkan untuk melaksanakan langkah keselamatan yang lebih baik - sama ada strategi yang dicadangkan atau salah satu reka bentuk anda sendiri.

Nota:

Saya amat menyarankan anda meluangkan masa untuk melaksanakan reka bentuk keselamatan yang lebih baik dengan pelajar anda. Projek praktikal seperti bunga api ini banyak menarik, dan dengan itu menyediakan peluang pembelajaran yang sangat baik.

Bukan sahaja soalan ini mampu memberi peluang untuk menganalisis pintu masuk logik, tetapi juga menyediakan konteks untuk mengkaji optocouplers dan TRIACs. Tanya pelajar anda apakah label "L1" dan "L2" maksudnya, dengan merujuk kepada litar kuasa AC, juga.

Soalan 11

Ramai litar pintas CMOS moden disandarkan dengan peringkat transistor tambahan pada output mereka. Sebagai contoh, sebuah unbuffered DAN gerbang ditunjukkan di sini, dengan tiada transistor daripada yang diperlukan untuk memenuhi fungsi logik "DAN":

Satu jenis "buffered" CMOS AND gate kelihatan seperti ini:

Setakat fungsi logik asas berkenaan, transistor tambahan tidak perlu. Walau bagaimanapun, "buffering" yang mereka sediakan tidak berfungsi berfungsi. Apakah fungsi itu "# 11"> Menerangkan jawapan Sembunyikan jawapan

Pintu buffered mempamerkan imuniti hingar yang lebih baik daripada pintu tanpa had. Walau bagaimanapun, satu kelemahan untuk penyambungan adalah peningkatan masa berlakunya penyebaran.

Soalan susulan: mengenal pasti keadaan hidup / mati semua transistor dalam litar buffer untuk kedua-dua (input dan tinggi) keadaan input.

Nota:

Instrumen Texas menerbitkan laporan permohonan yang sangat baik (SCHA004 - Oktober 2002) membandingkan buffered versus CMOS logik tanpa had pintar. Saya sangat mengesyorkannya untuk rujukan anda.

Soalan 12

Pada masa awal teknologi litar pintas logik keadaan pepejal, terdapat perbezaan yang sangat jelas antara TTL dan CMOS. Pintu TTL mampu menghidupkan dan mematikan dengan pantas, memerlukan voltan bekalan kuasa yang dikawal ketat, dan menggunakan banyak kuasa. Pintu CMOS tidak cukup secepat TTL, tetapi boleh bertolak ansur dengan pelbagai voltan bekalan kuasa yang lebih luas dan jauh lebih membazir terhadap kuasa.

Kemudian, pada 1980-an teknologi baru yang dikenali sebagai CMOS berkelajuan tinggi, atau HCMOS, memasuki tempat kejadian. Jelaskan apa yang HCMOS, bagaimana ia dibandingkan dengan keluarga TTL dan CMOS yang lebih tua (54 / 74xx dan 4xxx nombor siri, masing-masing), dan di mana ia sering digunakan. Petunjuk: CMOS berkelajuan tinggi menanggung kod angka yang sama seperti IC TTL 54xx dan 74xx lama (contohnya 74HC00 bukannya 7400).

Mendedahkan jawapan Sembunyikan jawapan

Saya akan membiarkan anda menyelidik jawapan kepada soalan ini!

Nota:

CMOS berkelajuan tinggi merupakan pencapaian penting dalam teknologi pintu masuk logik digital, dan penting bagi pelajar-pelajar elektronik moden (2005) untuk sedar kerana ia digunakan secara meluas. Dalam banyak cara ia menggabungkan yang terbaik dari dunia lama TTL dan CMOS, dengan beberapa kelemahan.

Soalan 13

Dalam litar digital berkelajuan tinggi, parameter pintu masuk logik yang sangat penting ialah kelewatan penyebaran : masa kelewatan antara perubahan keadaan pada input pintu dan perubahan keadaan yang sama pada output pintu itu. Rujuk lembaran pengeluar untuk sebarang pintu logik CMOS dan laporkan masa penangguhan tipikal yang diterbitkan di sana.

Juga, jelaskan apa yang menimbulkan kelewatan penyebaran dalam pintu logik. Mengapa tidak berubah dalam keadaan output seketika apabila perubahan input menyatakan?

Mendedahkan jawapan Sembunyikan jawapan

Saya akan meninggalkan penyelidikan mengenai jumlah penyebaran masa penyebaran khusus kepada anda! Sebab kelewatan penyebaran ada kerana transistor tidak dapat menghidupkan dan mematikan serta-merta. Dalam transistor kesan kebuk berulang, ini adalah disebabkan oleh masa yang diperlukan untuk mengecas atau menunaikan kapasiti pintu masuk ke saluran.

Soalan susulan: Apakah perbezaan di antara peralihan keluaran yang tinggi ke rendah berbanding peralihan keluaran yang rendah ke pintu yang anda kaji? Peralihan mana yang lebih cepat?

Nota:

Saya sengaja mengabaikan jawapan untuk soalan ini, bukan sahaja kerana saya mahukan pelajar melakukan penyelidikan sendiri, tetapi juga kerana ia menjadikannya lebih menarik apabila pelajar merujuk pelbagai lembaran data dan memperoleh jawapan yang berbeza (untuk "keluarga" logik yang berbeza)!

Soalan 14

Gerbang logik adalah terhad pada bilangan input pintu yang satu output boleh dipercayai memandu. Had ini dirujuk sebagai peminat :

Terangkan mengapa had ini wujud. Apakah yang dimaksudkan dengan pembinaan gerbang logik CMOS yang secara amnya menghadkan bilangan input CMOS yang mana-mana satu output CMOS boleh memandu "# 14"> Mendedahkan jawapan Sembunyikan jawapan

Had peminat untuk CMOS wujud kerana keluaran CMOS perlu sumber dan menenggelamkan pengecasan kapasitif dan menunaikan arus dari input CMOS. Saya akan membiarkan anda menentukan mengapa had ini bergantung kepada frekuensi.

Nota:

Bagi litar digital yang sederhana yang mula membina pelajar, peminat jarang menjadi masalah. Kemungkinan besar ialah pelajar akan cuba memacu beban yang terlalu "berat", menyebabkan masalah tahap voltan yang sama.

Soalan 15

Parameter penting bagi litar pintu logik ialah margin bising . Apa sebenarnya "margin kebisingan, " dan bagaimana ia ditakrifkan untuk pintu-pintu logik?

Khususnya, berapa margin bising yang dilakukan oleh litar digital semata-mata terdiri daripada pintu CMOS? Bagaimanakah ini berbanding dengan margin hingar litar semua-TTL?

Nota: anda perlu berunding dengan lembaran data CMOS untuk menjawab soalan ini dengan betul.

Mendedahkan jawapan Sembunyikan jawapan

Margin kebisingan adalah perbezaan antara batas voltan yang boleh diterima untuk keadaan logik input dan output yang bersamaan.

Nota:

Persoalan ini, yang harus dijawab dengan betul, melibatkan lebih daripada sekadar takrif "margin hingar". Pelajar harus terlebih dahulu menemui bahawa terdapat perbezaan di antara paras pematuhan voltan untuk input pintu berbanding output, kemudian mengakui bahawa perbezaan itu merupakan "margin" voltan AC yang dikenakan ("bising") tidak boleh melebihi. Mereka kemudiannya akan mengemukakan jawapan mereka dari segi spesifikasi pengeluar, yang diperolehi dalam lembaran data. Secara ringkasnya, terdapat banyak penyelidikan yang mesti dijawab untuk menjawab soalan ini, tetapi keputusannya adalah berbaloi!

Soalan 16

Trend dalam pembangunan pintu logik CMOS adalah ke arah voltan operasi yang lebih rendah dan rendah. Sebagai contoh, logik CMOS "AUC", misalnya, dapat beroperasi kurang dari 2 volt V DD !

Terangkan mengapa ini adalah trend dalam reka bentuk litar logik moden. Apakah faedah yang diperoleh dari voltan operasi yang lebih rendah? Apakah kemungkinan kelemahan yang mungkin berlaku?

Mendedahkan jawapan Sembunyikan jawapan

Tegasan operasi yang lebih rendah mengakibatkan pelesapan kuasa kurang. Walau bagaimanapun, margin bunyi menjadi "lebih ketat" di bawah keadaan yang sama, yang merugikan.

Nota:

Bincangkan trend ini dengan pelajar anda, contohnya dari kesusasteraan industri jika mungkin. Pastikan anda meminta pelajar anda mengapa voltan operasi yang lebih rendah mengurangkan pelesapan kuasa (dengan merujuk kepada Undang-undang Joule, sila!), Dan juga mengapa ini mengurangkan margin bunyi bising.

Soalan 17

Prediksi bagaimana operasi litar pintu logik ini akan terjejas akibat daripada kerosakan berikut. Pertimbangkan setiap kesalahan secara berasingan (iaitu satu pada satu masa, tidak banyak kesalahan):

Diode D 1 gagal dibuka:
Diode D 1 gagal:
Diode D 2 gagal dibuka:
Diode D 2 gagal:
Transistor Q 1 gagal dibuka (longkang ke sumber):
Transistor Q 2 gagal dibuka (longkang ke sumber):

Untuk setiap syarat ini, terangkan mengapa kesan yang dihasilkan akan berlaku.

Mendedahkan jawapan Sembunyikan jawapan

Diode D 1 gagal dibuka: Tiada kesan.
Diode D 1 gagal: Keluaran selalu dalam keadaan yang rendah, kemungkinan kerosakan pada litar ketika input dipaksa rendah oleh pintu lain (atau bertukar).
Diode D 2 gagal dibuka: Tiada kesan.
Diode D 2 gagal: Keluaran selalu dalam keadaan tinggi, kemungkinan kerosakan pada litar ketika input dipaksa tinggi oleh pintu lain (atau bertukar).
Transistor Q 1 gagal terbuka (longkang ke sumber): Output tidak dapat mengalirkan arus dalam keadaan tinggi, tetapi masih dapat tenggelam semasa dalam keadaan rendah.
Transistor Q 2 gagal terbuka (longkang ke sumber): Output tidak boleh tenggelam semasa dalam keadaan rendah, tetapi masih dapat mengalirkan arus dalam keadaan tinggi.

Nota:

Tujuan soalan ini adalah untuk mendekati domain pemecahan litar dari perspektif mengetahui apa yang salah, bukan hanya mengetahui apa gejala. Walaupun ini tidak semestinya perspektif yang realistik, ia membantu pelajar membina pengetahuan asas yang diperlukan untuk mendiagnosis litar yang salah dari data empirikal. Soalan-soalan seperti ini harus diikuti (akhirnya) dengan soalan lain yang meminta pelajar mengenal pasti kemungkinan kesalahan berdasarkan pengukuran.

Soalan 18

Kenal pasti sekurang-kurangnya tiga kesalahan transistor yang berbeza dalam pintu logik CMOS ini yang boleh menyebabkan keluaran gagal:

Mendedahkan jawapan Sembunyikan jawapan

Transistor Q 1 gagal dipintas (longkang ke sumber).
Transistor Q 4 gagal dibuka (longkang ke sumber).
Transistor Q 5 gagal dibuka (longkang ke sumber).
Transistor Q 10 gagal dipendekkan (longkang ke sumber).

Nota:

Salah satu cara untuk pelajar mendekati masalah ini adalah untuk menarik semula skema dalam bentuk simbol pintu, sebuah pintu NAND diikuti oleh tiga penyongsang:

Bincangkan dengan mereka mengapa pendekatan ini dapat membantu dalam menentukan kemungkinan kerosakan komponen dalam litar bersepadu.

Soalan 19

Seorang pelajar membina litar berikut untuk menunjukkan kelakuan pintu masuk NAND:

Apabila pelajar menguji litar, walaupun, ada yang salah:

Kedua-dua suis LOW, tiada cahaya.
Satu suis TINGGI, suis lain LOW; Lampu LED.
Satu suis LOW, suis lain TINGGI; Lampu LED.
Kedua-dua suis TINGGI, tiada cahaya.

Sebaliknya bertindak sebagai pintu NAND patut, ia seolah-olah berkelakuan seolah-olah ia adalah pintu eksklusif-ATAU! Memeriksa litar untuk kesilapan, pelajar mendapati sambungan kuasa yang hilang ke cip - dengan kata lain, tidak juga VDD atau V SS disambungkan kepada sumber kuasa.

Walaupun ini tentunya adalah masalah, pelajar dibiarkan bertanya-tanya, "Bagaimanakah litar itu berfungsi sama sekali " # 19 "> Mendedahkan jawapan Sembunyikan jawapan

Diod perlindungan input cip dalaman membolehkan input suis untuk membekalkan kuasa operasi ke transistor MOSFET.

Nota:

Sebagai pengajar elektronik, saya telah melihat pelajar membuat kesilapan kali ini. Apa yang sangat menyusahkan mengenai kesilapan ini adalah tingkah laku seolah-olah berselang-seli. Tanpa kuasa yang dibekalkan kepada cip, kebanyakan pelajar menganggap bahawa tidak ada fungsi sama sekali. Oleh itu, apabila mereka melihat cip berfungsi secukupnya dalam beberapa keadaan litarnya, mereka cenderung untuk menganggap kuasa bukan masalah!

Soalan 20

Apakah maksudnya jika anda melihat simbol gerbang logik dalam gambarajah skematik dengan angka "S" yang menarik di dalamnya?

Mendedahkan jawapan Sembunyikan jawapan

Angka "S", yang menyerupai lengkung hysteresis BH magnetik, menandakan pintu ini sebagai pencetus Schmitt . Saya akan membiarkan anda melakukan penyelidikan untuk menentukan apakah ini bermakna mengenai fungsi pintu.

Nota:

Pintu pencetus Schmitt sangat diperlukan untuk aplikasi litar logik tertentu. Adalah penting agar pelajar mengenali fungsi dan utiliti mereka.

Secara kebetulan, soalan ini memberikan peluang yang baik untuk mengkaji lengkung histerisis magnetik, kerana mungkin sudah lama sejak teori terakhir mempelajari teori elektromagnetisme!

Soalan 21

Dalam litar CMOS, satu sisi bekalan kuasa DC biasanya dilabelkan sebagai "V DD ", manakala bahagian lain dilabelkan sebagai "V SS ". Mengapa ini "# 21"> Mendedahkan jawapan Sembunyikan jawapan

Label V DD dan V SS sepatutnya bermaksud "bekalan kuasa untuk longkang dan sisi sumber MOSFET, masing-masing. Tatanama ini sebenarnya merupakan penahanan daripada reka bentuk pintu NMOS usang, yang menggunakan MOSFET N-saluran secara eksklusif. Walaupun ia tidak masuk akal dalam litar CMOS (anda akan melihat mengapa jika anda memeriksa gambarajah skematik dalaman untuk pintu CMOS), ia adalah cara standard menandakan terminal bekalan kuasa untuk litar CMOS.

Soalan susulan: apakah polariti yang mewakili label masing-masing?

Nota:

Ahhh, sisa teknologi semalam! Apa yang boleh saya katakan? Kadang-kadang istilah "melekat" walaupun ia tidak masuk akal untuk mereka.

Soalan 22

Konsep yang sangat penting untuk difahami dalam litar digital ialah perbezaan antara penyumberan semasa dan tenggelam semasa . Contohnya, periksa litar pintas penampan CMOS ini, disambungkan kepada beban:

Adakah litar gerbang ini dikonfigurasikan untuk beban beban semasa, arus beban tenggelam, atau lakukan kedua-dua "# 22"> Menerangkan jawapan Sembunyikan jawapan

Dalam kes ini, cara beban (LED) disambungkan ke output pintu, pintu akan hanya tenggelam semasa. Walau bagaimanapun, pintu gerbang itu mampu menjana arus ke beban, jika hanya beban yang terhubung secara berbeza.

Soalan susulan: lancarkan semula litar untuk menunjukkan gerbang sumber semasa untuk beban LED.

Nota:

Konsep yang sangat penting ini difahami dengan baik dari perspektif notasi aliran semasa konvensional . Istilah ini kelihatan mundur apabila notasi aliran elektron digunakan untuk mengesan arus melalui transistor output.

Salah satu titik kekeliruan yang saya alami di kalangan pelajar ialah semasa boleh pergi sama ada arah (masuk atau keluar) dari pintu dengan transistor output totem-tiang (dapat tenggelam atau sumber arus). Sesetengah pelajar seolah-olah mempunyai kesukaran konseptual dengan arus masuk ke terminal keluaran litar pintas, kerana mereka keliru mengaitkan "keluar" keluar sebagai rujukan kepada arahan semasa, dan bukan arah arahan maklumat atau data.

Analogi yang saya gunakan untuk membantu pelajar mengatasi masalah ini ialah dua orang yang membawa tiang panjang:

Katakan orang-orang ini berada di dalam bilik yang gelap dan bising, dan mereka menggunakan tiang itu sebagai alat komunikasi mudah di antara mereka. Contohnya, seseorang boleh tarik tiang untuk mendapatkan perhatian orang lain. Mungkin mereka juga dapat mengembangkan sistem kod mudah untuk menyampaikan fikiran (1 tug = hello; 2 tugs = selamat tinggal; 3 tugs = Saya rasa ini adalah cara yang bodoh untuk berkomunikasi; 4 tugs = biarkan meninggalkan bilik ini dan sebagainya). Sekiranya salah satu daripada orang menolak tiang dan bukannya menarik tiang untuk mendapatkan perhatian orang lain, adakah arah gerakan tiang mengubah arah komunikasi antara kedua-dua orang "panel kerja panel panel lalai" itemcope>

Soalan 23

Katakan bahawa pintu penimbal CMOS yang terbalik adalah untuk memacu bebanan induktif, seperti gegelung geganti kecil:

Biasanya, ia akan dianggap sebagai amalan reka bentuk yang baik untuk menyambung diod commutating selari dengan gegelung relay, untuk mengelakkan transien voltan tinggi apabila gegelung tidak bertenaga. Walau bagaimanapun, ini tidak perlu apabila pintu CMOS memacu gegelung. Terangkan mengapa.

Mendedahkan jawapan Sembunyikan jawapan

Sekiranya anda fikir jawapan soalan ini adalah, "kerana transistor MOSFET adalah kebal kepada kerosakan daripada transien voltan tinggi, " anda salah. Jika apa-apa, MOSFET lebih mudah terdedah kepada kerosakan daripada transit voltan tinggi daripada BJTs, memandangkan pintu-pintu bertebat mereka yang kurang terisit.

Jawapan yang betul ada kaitan dengan sifat dua hala (bukan polariti-sensitif) MOSFET semasa menjalankan. Jejak arah arus melalui gegelung relay semasa bertenaga, dan pada masa ketika output gerbang beralih ke keadaan "rendah", dan anda akan mengerti mengapa tidak ada diod pemancaran yang diperlukan dalam litar ini.

Nota:

Dengan mengkaji salah satu faedah sampingan menggunakan CMOS dan bukan TTL, pelajar mendapat kajian semula teori induktor dan transistor. Tanyakan kepada pelajar anda untuk menjelaskan mengapa pintu TTL memerlukan gegelung relay untuk mempunyai diod commutating, supaya pintu gerbang itu dimusnahkan oleh "menendang" induktif.

Soalan 24

Masalah yang unik kepada beberapa jenis logik CMOS logik adalah sesuatu yang dinamakan SCR latchup . Ini adalah keadaan yang tidak normal yang boleh merosakkan litar, atau sekurang-kurangnya menyebabkan masalah operasi dalam litar. Terangkan apa fenomena ini, dan apa yang menyebabkannya.

Mendedahkan jawapan Sembunyikan jawapan

Sekiranya input atau keluaran litar pintas CMOS didorong di atas V DD, sekurang-kurangnya seketika, litar mungkin "selak" seperti SCR, menyebabkan VDD menjadi pendek kepada V SS secara dalaman. Ini dimungkinkan dengan cara transistor CMOS dihasilkan pada substrat litar bersepadu.

Soalan cabaran: merujuk ilustrasi lintasan lintasan bersepadu CMOS, menunjukkan "SCR" yang dibentuk oleh transistor, dan menerangkan bagaimana ia boleh "dipecat" oleh voltan masukan yang berlebihan ke pintu masuk.

Nota:

Berdasarkan pengetahuan mereka tentang thyristors, pelajar anda sepatutnya dapat memberitahu anda cara terbaik untuk "melepaskan" pintu CMOS terperangkap dalam keadaan ini. Mencabar mereka dengan masalah ini, dan juga dengan persoalan bagaimana seseorang dapat mengesan keadaan sedemikian seperti yang berlaku.

Sebutkan kepada pelajar anda bahawa tidak semua keluarga CMOS memperlihatkan masalah ini, dan pengeluar telah berminat untuk menangani kesalahan reka bentuk yang serius seperti ini. Sekiranya tidak ada yang lain, ini harus menguatkan pelajaran yang tidak boleh melebihi voltan rel bekalan untuk sebarang jenis litar aktif, sama ada op-amp, pintu, atau sesuatu yang lain, melainkan jika dibenarkan dengan jelas oleh pengilang.

Soalan 25

Apakah keadaan logik apakah input pintu CMOS terapung secara semula jadi menganggap "# 25"> Menerangkan jawapan Sembunyikan jawapan

Gerbang CMOS terapung tidak menganggap sebarang keadaan logik pasti! Keadaan logik input gerbang CMOS terapung adalah tak tentu.

Persoalan susulan: apakah keadaan input asap terapung untuk pintu logik CMOS berkelajuan tinggi (74HCxx), yang direka untuk menjadi peningkatan / penggantian untuk pintu TTL tradisional?

Nota:

Tanyakan kepada pelajar anda untuk menerangkan jawapan mereka berdasarkan analisis dalaman pintu CMOS, berbanding dalaman pintu TTL. Memorization tidak cukup baik - pelajar mesti memahami mengapa keluarga logik yang berbeza berkelakuan seperti yang mereka lakukan.

Soalan 26

Sebagai pengajar elektronik, saya berpeluang melihat banyak kesilapan kreatif yang dibuat oleh pelajar kerana mereka belajar untuk membina litar. Salah satu kesilapan yang biasa dibuat dalam pembinaan litar CMOS menunjukkan dirinya dalam tingkah laku tidak menentu: litar boleh berfungsi dengan betul untuk suatu masa, tetapi tiba-tiba dan secara rawak ia berhenti. Kemudian, hanya dengan melambai tangan anda di sebelah litar, ia mula bekerja lagi!

Masalah ini terutamanya lazim pada hari-hari di mana kelembapan atmosfera rendah, dan caj elektrik statik mudah dikumpul pada objek dan orang. Jelaskan apa jenis kesilapan pendawaian CMOS akan menyebabkan pintu masuk logik berkuasa untuk berkelakuan tidak menentu kerana medan elektrik statik berhampiran, dan penyelesaian yang betul adalah masalah ini.

Mendedahkan jawapan Sembunyikan jawapan

Masalah klasik ini disebabkan oleh kekurangan pullup atau resistor pulldown pada input pintu CMOS.

Nota:

Pelajar fikir saya seorang penyihir dengan dapat menyelesaikan masalah litar CMOS mereka dengan melambai tangan saya di sebelah mereka. Tidak, saya hanya bijak dengan cara kesilapan pelajar biasa!

Soalan 27

Projek logik adalah alat yang berguna untuk menyelesaikan masalah litar pintar logik digital, tetapi mereka pasti mempunyai batasan. Sebagai contoh, dalam litar mudah ini, siasatan logik akan memberikan pembacaan yang betul "tinggi" dan "rendah" pada titik ujian 1 (TP1), tetapi ia akan sentiasa membaca "rendah" (walaupun LED dihidupkan) di titik ujian 2 (TP2):

Sekarang, jelas output pintu adalah "tinggi" apabila LED dihidupkan, jika tidak ia tidak akan menerima voltan yang mencukupi untuk menerangi. Mengapa kemudian siasatan logik gagal menunjukkan keadaan logik yang tinggi di TP2 "# 27"> Mendedahkan jawapan Sembunyikan jawapan

Saya tidak akan memberikan jawapan di sini, tetapi ia mempunyai kaitan dengan voltan tahap logik CMOS yang betul.

Persoalan lanjutan: litar LED ini agak mudah, dan senario itu hampir bodoh, kerana kehadiran LED membuat pemeriksaan keadaan logik di TP1 dan TP2 berlebihan! Bolehkah anda memikirkan apa-apa litar atau situasi yang lain di mana bacaan palsu yang sama mungkin dipaparkan oleh penyelidikan logik - di mana keadaan logik belum dijelaskan secara jelas oleh kehadiran LED?

Nota:

Sangat mudah bagi pelajar untuk mengabaikan batasan penyelidikan logik, dan melupakan apa yang sebenarnya mendorongnya untuk mengatakan "tinggi" atau "rendah" apabila mengukur tahap logik. Inilah sebabnya mengapa dalam litar berkelajuan rendah saya lebih suka menggunakan voltmeter digital yang baik daripada penyelidikan logik untuk membezakan keadaan logik. Dengan voltmeter, anda dapat melihat dengan tepat tahap voltannya, dan menentukan sama ada keadaan logiknya adalah marginal atau tidak.

  • ← Lembaran Kerja Sebelumnya

  • Indeks Lembaran Kerja

  • Lembaran kerja seterusnya →