Projek Rekabentuk: Probe Logik

Projek Automasi... Sistem PLC berkonsepkan panggung wayang.. (Jun 2019).

$config[ads_text] not found
Anonim

Projek Rekabentuk: Probe Logik

Litar Digital


soalan 1

Faktor apa yang menentukan di mana potensiometer R pot1 dan R pot2 mesti ditetapkan "# 1"> Menerangkan jawapan Sembunyikan jawapan

Tahap voltan yang boleh diterima "tinggi" dan "rendah" yang mana keluarga logik yang pernah menjadi masalah akan ditekankan di mana potensiometer ini mesti ditetapkan.

Nota:

Jangan hanya memberitahu pelajar anda apa tahap voltan yang boleh diterima! Biarkan mereka menyelidiki data lembaran untuk contoh pintu masuk logik dalam keluarga logik yang diingini, dan biarkan data pengeluar memberitahu mereka apa yang perlu mereka ketahui.

Soalan 2

Apakah parameter prestasi penting untuk dipertimbangkan untuk U 1 dan U 2, mengingat penggunaannya dalam litar penyelidikan logik? Petunjuk: kami mungkin mahu menggunakan penyelidikan logik ini untuk menyelesaikan masalah CMOS serta litar TTL.

Mendedahkan jawapan Sembunyikan jawapan

Pertama sekali, kita perlu mempertimbangkan rangkaian voltan bekalan untuk semua litar bersepadu yang digunakan dalam litar ini. Jangan gunakan 7400-siri TTL NAND gate untuk U 2 jika anda merancang untuk menggunakan penyelidikan logik ini pada litar digital dengan voltan bekalan kuasa melebihi 5 volt!

Nota:

Perhatikan bagaimana komparator tenggelam semasa dari LED dan bukannya sumber semasa kepada mereka. Ciri reka bentuk ini diperlukan, disebabkan oleh pembinaan LM339. Sebenarnya, terdapat banyak penyusun yang hanya boleh mengalir semasa dan bukan sumber semasa disebabkan penggunaan dalaman peringkat keluaran pengumpul terbuka.

Soalan 3

Apakah tujuan yang dilakukan oleh resistor R1 dan R 2, dan mengapa mereka begitu besar (1, 000, 000 ohm setiap)?

Mendedahkan jawapan Sembunyikan jawapan

Sekiranya mereka tidak berada di dalam litar, siasatan logik akan menunjukkan keadaan "tinggi" dengan siasatan terapung. Di tempatnya, perintang memaksa keadaan "tidak pasti" dengan penyelidikan terapung.

Nota:

Ciri yang kurang jelas bagi perintang ini ialah memaksa litar di bawah ujian untuk memandu sedikit arus ke (atau dari) siasatan. Ini bagus, kerana ia dapat membantu untuk menunjukkan pintu dengan keluaran "lemah", seperti yang agak ringan. Nilai-nilai yang lebih rendah untuk R1 dan R2 akan menonjolkan ciri ini, tetapi juga akan menjadi lebih rumit untuk menetapkan potensiometer ambang yang tinggi / rendah (R pot1 dan R pot2 ).

Ciri reka bentuk yang tidak begitu jelas adalah bahawa resistor R 1 dan R 2 menubuhkan tahap voltan masukan lalai yang berada di antara dua ambang yang ditetapkan oleh potensiometer. Dalam reka bentuk pertama saya, saya menyambung R 1 dan R 2 ke rel bekalan kuasa, masing-masing. Ini menetapkan voltan input lalai (terapung) pada 1/2 V, yang bekerja dengan baik untuk tahap logik CMOS tetapi bukan untuk TTL. Dengan mempunyai resistor menetapkan voltan masukan piawai di antara dua pelarasan ambang, suatu penyelidikan terapung dijamin untuk menunjukkan "tidak pasti" di mana batasan potensiometer ambang.

Soalan 4

Reka bentuk semula litar contoh supaya pintu logika NAND tidak diperlukan. Sebaliknya, fikirkan cara anda boleh menggunakan komponen diskret untuk melakukan pekerjaan yang sama.

Mendedahkan jawapan Sembunyikan jawapan

Saya akan meninggalkan bahagian ini kepada anda!

Nota:

Bukan sahaja transistor diskrit mempunyai julat voltan yang lebih luas yang boleh beroperasi (berbanding dengan pintu logik), tetapi kajian semula teori litar transistor yang baik dan contoh praktikal untuk melaksanakan fungsi logik mudah tanpa faedah litar bersepadu.

Soalan 5

Satu ciri tambahan yang boleh anda tambahkan ke litar penyelidikan logik ialah petunjuk nadi LED. LED ini seketika bertukar apabila terdapat peralihan dari tinggi ke rendah atau dari rendah ke tinggi:

Sebenarnya, apa yang dikesan oleh litar indikator nadi adalah satu peralihan kepada keadaan "tidak pasti", yang selalu terletak di antara "tinggi" dan "rendah." Ciri penunjuk nadi baik dalam beberapa keadaan, kerana ia menunjukkan kehadiran pulsa yang mungkin terlalu ringkas untuk menyala sama ada LED "tinggi" atau "rendah". Kedua-dua pintu NAND tambahan "meregangkan" masa nadi supaya berkedip "denyutan" LED sudah cukup lama untuk dilihat. Tempoh kedip LED ditetapkan oleh resistor R 7 dan kapasitor C 2 .

Terangkan bagaimana litar indikasi nadi berfungsi.

Mendedahkan jawapan Sembunyikan jawapan

Gerbang NAND U 4 dan U5 membentuk litar multivibrator monostable. Input rendah yang dirasakan oleh U 4 pada output U 3 (menunjukkan keadaan tidak pasti) memaksa U 4 untuk mengeluarkan isyarat tinggi, yang terbalik oleh U 5 untuk memberi tenaga kepada "Pulse" LED dan juga memegang U 4 dalam keadaan itu walaupun apabila output U 3 naik tinggi lagi. Negeri ini tidak dapat bertahan selama-lamanya, kerana rangkaian RC R 7 dan C 2 membawa input U 5 ke keadaan yang rendah dari masa ke masa, dengan itu "menetapkan semula" litar petunjuk nadi.

Nota:

Saya mengesyorkan kapasitor 0.47 μF untuk C 2 dan perintang 100 kΩ untuk R 7 . Ciri tambahan penunjuk nadi LED sangat bagus kerana ia menggunakan apa yang akan menjadi pintu gerbang yang tidak digunakan dalam IC gate CMOS NAND 4011. Satu-satunya komponen tambahan adalah LED keempat, penghalang semasa mengehadkan R 6, kapasitor C 2, dan perintang R 7 .

  • ← Lembaran Kerja Sebelumnya

  • Indeks Lembaran Kerja

  • Lembaran kerja seterusnya →