Tips dan Trik Layout PCB: Meminimumkan Induktansi Decoupling

SparkFun According to Pete #34: PCB Layout (Jun 2019).

$config[ads_text] not found
Anonim

Tips dan Trik Layout PCB: Meminimumkan Induktansi Decoupling


Artikel ini mengkaji beberapa butiran halus yang berkaitan dengan prestasi frekuensi tinggi kapasitor decoupling.

Maklumat Berkaitan

  • Kuasa Bersih untuk Setiap IC: Memahami Kapasitor Bypass
  • Kuasa Bersih untuk Setiap IC: Memilih dan Menggunakan Kapasitor Bypass anda

Dalam artikel sebelumnya kita meneroka persoalan sama ada untuk menyambung kapasitor decoupling ke pin kuasa IC melalui jejak atau melalui sepasang vias. Kami melihat bahawa teknik sepasang-vias lebih unggul kerana ia mengurangkan induktans, dan induktans adalah halangan utama yang harus kami diatasi ketika kami cuba memastikan bahawa kapasitor decoupling akan berkesan pada frekuensi 50-100 MHz dan bahkan naik ke beratus-ratus megahertz.

Vias dan Pelan

Dalam artikel ini, kita akan meneroka isu induktansi topi decoupling kerana ia berkaitan dengan konfigurasi melalui dan lapisan pesawat. Sebelum kita melompat ke dalam perbincangan itu, kita perlu jelas pada perkara berikut: apabila kita pergi lebih jauh ke dalam dunia decoupling berkelajuan tinggi, kita lebih fokus pada sambungan kapal terbang, sehingga akhirnya ia seolah-olah kesan tidak banyak diabaikan . Pertimbangan-pertimbangan berikut akan membantu kontekstualisasi fenomena ini:

Induktansi Tinggi

Seperti yang kita lihat dalam artikel sebelumnya, jejak hanya mempunyai induktansi terlalu banyak berbanding dengan sambungan yang bergantung kepada vias sempena lapisan pesawat.

Capacitance Kapal

Cara di mana kapasitansi decoupling berinteraksi dengan pesawat nampaknya menjadi faktor dominan apabila kekerapan operasi meningkat. Sains mula menjadi rumit di sini, dan saya mempunyai keupayaan terhad untuk memahami butiran dan bahkan kurang kemampuan untuk menerangkannya. Satu pernyataan yang menarik dan ringkas yang saya dapati dalam artikel ini menunjukkan bahawa dalam beberapa kes kapasitor decoupling itu sendiri sangat terhalang oleh induktans bahawa ia tidak boleh benar-benar membekalkan semasa ke IC. Sebaliknya kapasitans satah membekalkan arus decoupling sementara, dan tugas kapasitor adalah untuk mengecas semula pesawat.

Layouts yang sibuk

Sistem digital berkelajuan tinggi sering melibatkan susun atur kompleks dan ruang yang membekalkan sebahagian besar harta tanah PCB kepada komponen. Terdapat sedikit ruang untuk kesan, dan akibatnya pereka papan dengan senang hati menggunakan vias bila mungkin.

Kapasiti Mengagih vs Kapasiti Diskret

Jika kapasitans satah adalah sumber sebenar menanggalkan cas dalam beberapa reka bentuk digital berkelajuan tinggi, adakah kapasitor benar-benar perlu "mendekati pin sebaik mungkin" "// ieeexplore.ieee.org/document/385878/" sasaran = "_ blank"> kertas penyelidikan ini. Dalam kata-kata pengarang makalah lain ini, Hubing et al. mendakwa bahawa di bawah keadaan tertentu lokasi kapasitor "tidak penting, " walaupun mereka mungkin telah memperluaskan kesimpulan mereka "di luar kawasan kesahihan kajian." Dalam apa keadaan, ini adalah satu lagi contoh kepentingan interaksi antara kapasitor dan lapisan pesawat, yang berfungsi sebagai "kapasitansaran yang diedarkan" hadir di mana-mana di papan.

Meminimumkan Induktans

Induktansi keseluruhan kapasitor decoupling bergantung kepada kawasan gelung semasa yang dibentuk oleh kapasitor, vias, dan pesawat.

Jarak ke Plane

Jika anda membuat reka bentuk empat lapisan papan yang biasa, tidak banyak yang boleh anda lakukan untuk mengurangkan jarak ke kapal terbang-cap decoupling akan sentiasa dekat dengan satu lapisan pesawat dan jauh dari yang lain.