Memahami Bunyi dan PSRR di LDOs

Memahami Bunyi Anak Kucing - Mengiau, Mendesis dan Mendengkur : Kitten Kollege (Julai 2019).

$config[ads_text] not found
Anonim

Memahami Bunyi dan PSRR di LDOs


Kesan kebisingan dan Nisbah Penolakan Bekalan Kuasa (PSRR) di pengawal selia Rendah (LDO) pengawal selia.

Tahap yang disyorkan

Perantaraan

Dalam artikel ini, kami akan merangkumi kesan bunyi dan Nisbah Penolakan Bekalan Kuasa (PSRR) di pengawal selia Rendah (LDO) pengawal selia. Marilah kita membincangkan secara ringkas apa LDO itu.

Pengawal selia rendah

Pengatur rendah atau LDO pengawal selia adalah pengatur voltan linier DC yang mana voltan keluaran dapat dikawal walaupun voltan input dibekalkan kepadanya hampir sama dengan voltan keluaran. Terdapat dua komponen LDO - Power FET dan Amplifier Pembezaan (penguat ralat). Konfigurasi LDO boleh dilihat dalam gambar di bawah:

Kebisingan dalam Pengawal Selia Rendah (LDO)

Sumber bunyi dalam pengawal selia rendah (LDO) boleh dibahagikan kepada dua kategori luas iaitu intrinsik dan ekstrinsik. Terdapat dua sumber utama intrinsik bunyi dalam LDOs:
1. voltan rujukan dalaman.
2. Penguat ralat.

Sedangkan bunyi ekstrinsik adalah seperti bunyi dari pesawat jet dan dilepaskan dari sumber luar litar.

Untuk mencapai arus tertutup sebanyak 15 μA atau kurang, LDO moden mengurus arus bias dalaman yang mempunyai beberapa puluhan nano amp.

Mengurangkan Kebisingan dalam LDO

Kedua-dua kaedah utama untuk mengurangkan bunyi LDO adalah:
1. Menapis rujukan
2. Mengurangkan keuntungan bunyi penguat ralat

Dalam sesetengah LDO, kapasitor luaran digunakan untuk menapis rujukan. Adalah realisme bahawa, untuk mencapai keadaan bunyi yang rendah, banyak yang disebut ultrasonik bunyi LDO memerlukan kapasitor pengecilan bunyi luaran. Malangnya, tidak mungkin untuk mendapatkan bunyi keluaran yang kurang untuk LDO output tetap kerana tidak ada hak masuk ke nod umpan balik. Jika penguat ralat menyumbang lebih banyak bunyi daripada sumbangan rujukan, maka bunyi LDO keseluruhan dapat dikurangkan dengan menjatuhkan keuntungan bunyi penguat kesilapan.

Satu-satunya cara untuk menyimpulkan penguat ralat adalah penyumbang bunyi utama atau tidak, dengan membandingkan bunyi versi tetap dengan versi pembolehubah LDO tertentu. Jika LDO tetap mempunyai bunyi yang lebih kecil daripada LDO berubah, maka kita boleh mengatakan bahawa penguat kesilapan adalah sumber utama bunyi.

Angka ini menunjukkan LDO yang boleh diubah suai 2.5 V dengan R1, R2, R3 dan C1 yang merupakan komponen luar.

R3 digunakan untuk meletakkan kekerapan frekuensi tinggi penguat sehingga 1.5 × 2 ×. Sedangkan, C1 digunakan untuk menetapkan frekuensi sifar rendah sistem pengurangan hingar (C1, R1, dan R3) antara 10 Hz dan 100 Hz untuk memastikan bunyi yang dikurangkan sehingga 1 / f.

Hasil rangkaian pengurangan hingar (NR) pada ketumpatan spektrum bunyi voltan LDO yang boleh disesuaikan tinggi dapat dilihat dalam graf di bawah.

Dalam graf di atas, dapat dilihat bahawa terdapat kemajuan tentang faktor tiga (~ 10 dB) dalam prestasi bunyi antara 20 Hz dan 2 kHz.

Nisbah Penolakan Bekalan Kuasa di LDOs

PSRR bermaksud "Nisbah Penolakan Bekalan Kuasa" dan ia menjadi parameter yang semakin penting dalam sistem moden pada reka bentuk cip (SoC) kerana peningkatan tahap mengintegrasikan sesuatu.

PSRR adalah nisbah antara dua fungsi pemindahan:
• Memindahkan fungsi nod bekalan ke nod output iaitu (Asupply (ω))
• Memindahkan fungsi nod input ke nod output A (ω). A (ω) juga dipanggil fungsi pemindahan gelung terbuka.

$$ PSRR (ω) = 20 · log (A (ω) / Asupply (ω)) (dB) $$

di mana,

1 / Asupply (ω) adalah kebalikan dari keuntungan bekalan kuasa yang dikenali sebagai PSR.

Adalah jelas dari persamaan di atas bahawa PSRR adalah berkadar dengan A (ω) dan berkadar songsang dengan Asupply (ω). Akibatnya, jika Asupply (ω) berkurang dan gain gelung terbuka A (ω) meningkat, PSRR akan meningkat. PSRR pada dasarnya adalah keupayaan LDO untuk menolak riak yang berlaku di sebelah input. Dalam LDO yang ideal, kekerapan DC akan menjadi satu-satunya voltan keluaran. Walau bagaimanapun, penguat ralat tidak mempunyai fungsi sempurna kerana pancang kecil yang berlaku pada frekuensi tinggi. Dengan mengambil riak, PSRR dinyatakan seperti di bawah:
PSRR = 20 xlog RippleinputRippleoutput

Contoh Praktikal

LDO yang mempunyai:

PSRR = 55 dB

Kekerapan = 1 MHz

Input riak = 1mV

Ia boleh melemahkan 1 mV pada frekuensi ini kepada hanya 1.78 μV pada output. Oleh itu, terdapat peningkatan 6dB dalam PSRR, yang sama dengan peningkatan pengurangan oleh faktor 2.

Kebanyakan LDO mempunyai PSRR yang agak tinggi pada frekuensi rendah biasanya 10 Hz - 1 kHz. LDO yang mempunyai PSRR yang tinggi di atas jalur yang luas boleh menolak bunyi frekuensi yang sangat tinggi sama seperti bunyi yang timbul daripada penukar.
PSRR turun naik beberapa parameter seperti kekerapan, suhu, arus, voltan keluaran, dan perbezaan voltan. PSRR seharusnya menjadi nilai negatif kerana ia digunakan untuk mengira penolakan. Walau bagaimanapun, graf menunjukkan ia sebagai nombor positif supaya nombor teratas dalam graf menunjukkan penolakan bunyi yang lebih tinggi.

Mengukur PSRR LDO

Terdapat kaedah yang berbeza untuk mengukur PSRR LDO:

1. Pengukuran PSRR dengan menggunakan nod penjumlahan LC:

Kaedah asas mengukur PSRR LDO ditunjukkan dalam gambar di bawah.

Dalam kaedah ini, dua tegangan (DC dan AC) ditambahkan bersama dan digunakan pada terminal input LDO. Voltan bias tegangan operasi adalah VDC dan VAC adalah sumber bunyi. Di dalam gambar di atas, Capacitor C digunakan untuk mencegah VAC daripada kekurangan VDC dan induktor L menghalang VDC daripada kekurangan sumber bunyi.

Untuk mengukur PSRR dalam kekerapan rendah ditentukan oleh penapis pas tinggi yang dihasilkan oleh induktor L dan kapasitor C. Titik 3dB penapis ini ditentukan oleh:
$$ Fmin = 12ΠLC $$
Mengukur PSRR menjadi sukar apabila kekerapan diperolehi di bawah titik 3dB dan mereka mula melemahkan.

2. Mengukur PSRR menggunakan penguat penjumlah

Untuk mendapatkan pengukuran yang lebih baik dari PSRR, satu lagi kaedah diterangkan di mana penguat bandwidth tinggi digunakan sebagai nod penjumlahan untuk memasukkan isyarat dan sebagai hasilnya, ia memberikan pengasingan antara VAC dan VDC. Kaedah ini dapat dilihat dalam gambar di bawah:

Dalam kaedah ini, PSRR diukur tanpa syarat beban.

Faktor-faktor berikut perlu diingat semasa mengukur PSRR, apabila kaedah ini digunakan.
1. Kapasitor input boleh menjadi sebab penguat berkelajuan tinggi untuk pergi dalam keadaan tidak stabil jadi; kapasitor ini harus dikeluarkan sebelum pengukuran PSRR.
2. Untuk mengurangkan kesan induktansi, Vin dan Vout harus diukur dengan sama ada skop atau penganalisis rangkaian sekaligus.
3. Wayar panjang menambah induktansi dan memberi impak kepada keputusan. Itulah sebabnya, pengujian ujian tidak perlu mempunyai wayar panjang.
4. Keadaan berikut perlu dipertimbangkan semasa memilih nilai input AC dan DC:
• VAC (max) + VDC <VABS (max) LDO
• VDC - VAC> VUVLO daripada LDO

Keputusan terbaik akan diperolehi jika:
• VDC-VAC> Vout + Vdo + 0.5
Di mana:

Vout adalah voltan keluaran LDO
Vdo adalah voltan drop out tertentu di titik operasi.
5. Hasil penguat akan mula melemahkan isyarat VAC pada frekuensi yang sangat tinggi yang digunakan untuk LDO.
6. Impedans keluaran MOSFET berkadar songsang dengan aliran saliran supaya ia menyebabkan impedans keluaran terbuka gelung LDO berkurang, dengan peningkatan arus beban dan menurunkan keuntungan.